基于VHDL的表決器的設計
一、      實驗目的
1、 熟悉VHDL的編程。
2、 熟悉七人表決器的工作原理。
3、 進一步了解實驗系統的硬件結構。
二、      實驗原理
所謂表決器就是對于一個行為，由多個人投票，如果同意的票數過半，就認為此行為可行；否則如果否決的票數過半，則認為此行為無效。
七人表決器顧名思義就是由七個人來投票，當同意的票數大于或者等于4時，則認為同意；反之，當否決的票數大于或者等于4時，則認為不同意。實驗中用7個撥動開關來表示七個人，當對應的撥動開關輸入為‘1’時，表示此人同意；否則若撥動開關輸入為‘0’，則表示此人反對。表決的結果用一個LED表示，若表決的結果為同意，則LED被點亮；否則，如果表決的結果為反對，則LED不會被點亮。同時，數碼管上顯示通過的票數。
三、      實驗內容
本實驗就是利用實驗系統中的撥動開關模塊和LED模塊以及數碼管模塊來實現一個簡單的七人表決器的功能。撥動開關模塊中的K1～K7表示七個人，當撥動開關輸入為‘1’時，表示對應的人投同意票，否則當撥動開關輸入為‘0’時，表示對應的人投反對票；LED模塊中D1表示七人表決的結果，當D1點亮時，表示此行為通過表決；否則當D1熄滅時，表示此行為未通過表決。數碼管顯示通過的票數。
四、      實驗步驟
1、 打開QUARTUSII軟件，新建一個工程。
2、 建完工程之后，再新建一個VHDL File，打開VHDL編輯器對話框。
3、 按照實驗原理和自己的想法，在VHDL編輯窗口編寫VHDL程序，用戶可參照光盤中提供的示例程序。
4、 編寫完VHDL程序后，保存起來。方法同實驗一。
5、 對自己編寫的VHDL程序進行編譯并仿真，對程序的錯誤進行修改。
6、 編譯仿真無誤后，根據用戶自己的要求進行管腳分配。分配完成后，再  進  行全編譯一次，以使管腳分配生效。
7、 根據實驗內容用實驗導線將上面管腳分配的FPGA管腳與對應的模塊連接起來。
如果是調用的本書提供的VHDL代碼，則實驗連線如下：
K1-K7：投票者的投票信號，接一個撥動開關K1-K7。
LEDAG[6..0]：數碼管顯示信號，接數碼管的G、F、E、D、C、B、A。
m_Result: 搶答成功者顯示信號，接一個LED燈D1。
8、 用下載電纜通過JTAG口將對應的sof文件加載到FPGA中。觀察實驗結果是否與自己的編程思想一致

五、      實驗結果與現象
以設計的參考示例為例，當設計文件加載到目標器件后，確認信號連接線已正確連接，撥動實驗系統中撥動開關模塊的K1-K7七位撥動開關，如果撥動開關的值為“1”（即撥動開關的開關置于上端，表示此人通過表決）的個數大于或等于四時LED模塊的D1被點亮，否則LED1不被點亮。數碼管顯示通過的票數。
六、      實驗報告
1、  繪出仿真波形，并作說明。
2、    將實驗原理、設計過程、編譯仿真波形和分析結果、硬件測試結果記錄下來。
3、    試在此實驗的基礎上增加一個表決的時間，只的在這一時間內的表決結果有效。